

Ref. No. 2

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 63188783 A

(43) Date of publication of application: 04 . 08 . 88

(51) Int. CI

G01R 31/28 G01R 13/28 G06F 11/22

(21) Application number: 62020763

(71) Applicant:

NEC CORP

(22) Date of filing: 31 . 01 . 87

(72) Inventor:

TANUMA HIROSHI


(54) LOGIC ANALYZER

(57) Abstract:

PURPOSE: To analyze a logic waveform flexibly by detecting a fact that a prescribed logic relation holds among input two binary signals to be analyzed for longer time than a prescribed time.

CONSTITUTION: A logic relation establishment detection part 10, a time width detection part 20, and an analytic object selection part 30 are provided. Then the detection part 10 detects the setting of a prescribed logic relation among plural input binary signals I₁, I₂, I₃...In to be analyzed and supplies its detection output to the detection part 20. The detection part 20 detects whether or not the logic relation detected by the detection part 10 continuing to prescribed time width and supplies its detection result as a trigger signal TR to the selection part 30. The selection part 30 selects a prescribed input signal to be analyzed among input binary signal groups I₁WIn to start analyzing the input signal or recording a waveform for subsequent analyses.

COPYRIGHT: (C)1988, JPO& Japio



Ref. No. 2

⑩日本国特許庁(JP)

① 特許出願公開

四公開特許公報(A) 昭63-188783

@Int Cl.4

識別記号

320

庁内整理番号

昭和63年(1988) 8月4日 43公開

G 01 R 31/28 13/28 11/22

R - 6912 - 2G

L-7359-2G

B - 7368 - 5B

審査請求 未請求 発明の数 1 (全3頁)

会発明の名称

G 06 F

ロジツク・アナライザ

創特 願 昭62-20763

母出 願 昭62(1987)1月31日

の発 明 老

沼 B

博 志 東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

包出 顖 日本電気株式会社

知代 理 人 弁理士 提井 俊彦

眀

1. 発明の名称

ロジック・アナライザ

2. 特許請求の範囲

解析対象の複数の入力二値信号の間に所定の論 理関係が成立したことを検出する論理関係成立検 出部と、

この検出された論理関係が所定時間幅にわたっ て続いたことを検出する時間幅検出部と、

この時間幅検出部の検出出力をトリガとして解 折対象の入力信号を選択する入力信号選択部とを 備えたことを特徴とするロジック・アナライザ。

3. 発明の詳細な説明

発明の目的

産業上の利用分野

本発明は、ディジタル回路のテストなどに使用 されるロジック・アナライザに関するものである。 従来の技術

従来、ディジタル回路のテストなどに利用され

るロジック・アナライザは、解析対象の複数の入 カニ領信号の間に所定の論理積が成立したことを 検出し、この検出出力をトリガとして解析対象の 信号波形を選択している。

発明が解決しようとする問題点

上記従来のロジック・アナライザは、所定の論 理積の成否だけから解析対象選択用トリガを発生 させるか否かを決定しているので、被形の変化点 で生ずる過渡的な状態に対してトリガがかかって しまうなど柔軟性にかけるという問題がある。

問題点を解決するための手段

本発明のロジック・アナライザは、解析対象の 複数の入力二値信号の間に所定の論項関係が成立 したことを検出する論理関係成立検出部と、この 検出された論理関係が所定時間幅にわたって統い たことを検出する時間幅検出部と、この時間幅検 出部の検出出力をトリガとして解析対象の入力信 号を選択する入力信号選択部とを備えることによ り、トリガのかけ方に柔軟性を持たせるように様 成されている。

以下、本発明の作用を実施例と共に詳細に説明する。

実施例

第1図は、本発明の一実施例のロジック・アナ ライザの構成を示すブロック図である。

このロジック・アナライザは、論理関係成立検 出部10と、時間幅検出部20と、解析対象選択 部30とを備えている。

うにブリセットされる。検出信号しかクロック信号CKの周期の3倍の期間にわたって・1 * になると、3人力アンドゲートAの出力が * 1 * となり、遅延フリップ・フロップDから出力されるトリガ信号TRが * 1 * となる。

第4図は、上記TR信号発生のタイムチャートである。信号しがクロック信号CKの3周期以上の期間にわたって「1°になると、トリガ信号TRが「0°から「1°に40変化する。

以上、入力信号間に成立する所定の倫理関係として2入力信号の間に論理積が成立する場合を例示したが、そのような論理関係は2以上の入力信号の間に成立する論理積や論理和を含む任意のものでよい。

発明の効果

以上詳細に設明したように、木発明のロジック・アナライザは、解析対象の複数の入力二値信号の間に所定の論理関係が所定時間以上にわたって成立したことを検出し、この検出出力をトリガとして解析対象の入力信号を選択する構成であるか

第2図と第3図は、第1図の論理関係成立検出 第10と時間幅検出部20の構成の一例を示すプロック図である。これらの回路は、入力二値信号 「、と「、の間に、「、*「、・・1・という論 理関係が3クロック周期にわたって成立した時に トリガ信号TRが発生する例を示す。

まず、論理関係成立検出部10は、第2図に示すように、n個の論理回路11. [2, 13・・・・ 1 n と、3 入力アンドゲートAとで構成される。この検出部10において、[:* i = *1** の論理が成立した時に検出信号しが出力されるように、i = *1*、i = *0*が設定される。

一方、時間頓検出部 2 0 は、第 3 図に示すように、四個の遅延フリップ・フロップ 2 1 ~ 2 m と、3 入力アンドゲート A と、遅延フリップ・フロップ D とから構成されている。 t, = t, = t, = t, = 0 *、 t, ~ c, = 1 * と設定することにより、前段の 3 個のフリップ・フロップ 2 1 ~ 2 3 についてだけその出力の初期値が * 0 * となるよ

ら、波形の変化点における過渡的な状態を除くな と柔軟性の高いロジック波形の解析を実現できる という効果がある。


特に、入力信号がダイナミックに変化している 場合でもトリガのかけ方が容易になるという効果 がある。


4. 図面の簡単な説明

第1図は本発明の一実施例のロジック・アナライザの構成を示すブロック図、第2図は第1図の 論理関係成立検出部10の構成の一例を示す論理 囲路図、第3図は第1図の時間網検出部20の構 成の一例を示す論理回路図、第4図は第2図と第 3図の論理回路の動作を説明するためのタイミン グチャートである。


10··· 論理関係成立検出部、20··· 時間積積出部、30··· 解析対象選択部。

待許出願人 日本電気株式会社 代 理 人 弁理士 根井俊彦 **本** 1 因





第 3 四



AS A co

